Các nhà nghiên cứu Nhật Bản vừa đặt chân lên những bậc thang đầu tiên để tạo ra một loại máy tính cơ nano mới. Imran Mahboob và Hiroshi Yamagu Chi (NTT Basic Research Lab, Kanagawa, Nhật Bản) vừa đề xuất một giải pháp để xây dựng và xử lý các thuật toán logic bằng cách sử dụng hệ vi điện cơ (NEMS). Khái niệm này được xây dựng dựa trên một hệ xử lý logic đã từng được phát triển ở Nhật Bản hơn 50 năm nay gọi là Parametron.

Bộ phận quan trọng nhất của hệ xử lý Parametron là một bộ dao động điện được lắp ráp bởi các cuộn dây, tụ điện và các điện trở mà ở đó tần số cộng hưởng có thể điều khiển từ bên ngoài, gọi là hệ dao động thông số. Một hệ dao động thông số có một mode dao động ổn định kép khi cộng hưởng. Các trạng thái ổn định kép này đã được khai thác như là các bit logic với các bit 1, 0 được quy định bởi hai mode dao động. Mặc dù người ta từng tạo ra máy tính chứa tới hơn 5000 bộ dao động điện nhưng có tốc độ hoạt động rất thấp, kích cỡ cồng kềnh và tiêu thụ năng lượng kinh khủng, có nghĩa là các máy kiểu này đã trở nên quá lỗi thời so với sự phát triển của mạch bán dẫn sử dụng các transistor.

Cấu trúc của linh kiện vi điện cơ cho máy tính vi cơ mới.

Và mới đây, Mahboob và Yamaguchi đã làm sống lại ý tưởng này với việc sử dụng bộ dao động thông số vi cơ thay cho bộ dao động điện. Các nhà nghiên cứu đã khai thác hiệu ứng áp điện trong các chất bán dẫn hợp chất để kích thích các bộ dao động cơ. Cũng tương tự như Parametron cổ xưa, các bit 0 và 1 được quy bởi các mode dao động cơ trong bộ cộng hưởng. Tuy nhiên, do kích cỡ linh kiện được giảm xuống mức nano nên năng lượng tiêu tốn là vô cùng nhỏ. Hệ này chứa một đòn cân có kích cỡ micron chứa một giếng lượng tử với thành thấp trên hai đầu kẹp giữ. Dao động thông số được kích thích bằng cách đẩy hoặc kéo đòn cân nhờ một điện trường xoay chiều đặt vào. Và họ quy bit 0 là mode dao động khi mà đòn cân bắt đầu bị bẻ cong lên trên và 1 khi mà đòn cân bị bẻ cong xuống dưới.

Sự đảo bit được thực hiện bằng cách ban đầu làm dừng sự dao động thông số và sau đó đưa vào một mạch trigger nhỏ ở trạng thái điều hòa chuẩn được dùng để định nghĩa cho các bit 0 và 1. “Có nghĩa là bạn có thể kích thích đòn cân và lưu trữ các bit thông tin trong các dao động cơ” – Yamaguchi nói trên Nanotechweb.org – “Các bước này hoàn toàn giống như những gì đã từng được sử dụng trong các máy tính Parametron với các bộ dao động điện”. Mặc dù tốc độ hoạt động của hệ này vẫn còn chậm, nhưng họ có thể tăng tốc độ xử lý lên mức 100 MHz bằng cách giảm kích cỡ và thậm chí sử dụng nhiều loại vật liệu nano khác ví dụ như các ống nanocarbon (theo lời của Yamaguchi).

Nguyên lý xây dựng và hoạt động của các bit logic.

Nhóm nghiên cứu cũng cho biết rằng vẫn cần phải tiến hành nhiều khảo sát linh kiện làm việc ra sao trước khi nói về vấn đề đưa vào ứng dụng. “Chúng tôi đang có kế hoạch nghiên cứu các đặc trưng cơ bản của các hệ hai bit, và từ hai bit sẽ tiến lên 8 bit trong ba năm tới” – Yamaguchi cho biết – “Bởi vì đây vẫn còn là các nghiên cứu rất cơ bản nên chúng tôi cần phải đánh giá định lượng ý tưởng hoàn toàn mới này một cách hết sức cẩn thận trước khi phát triển chúng lên các hệ lớn và phức tạp hơn”. Có thể xem chi tiết các kết quả này trên Nature Nanotechnology 3 275.

(theo vatlyvietnam.org)