Thay vì chỉ tăng tốc độ đồng hồ của bộ nhớ, Rambus sẽ tăng tốc độ tổng thể với 32X tốc độ dữ liệu. Giống như công nghệ bộ nhớ DDR truyền dữ liệu hai lần trong một nhịp đồng hồ, công nghệ đưa ra bởi Rambus có khả năng truyền dữ liệu 32 lần trong một nhịp đồng hồ. Với công nghệ 32X này, Rambus đang hướng tới tốc độ 16 Gbit/s cho tần số 500 MHz thay gì tốc độ 1 Gbit/s với công nghệ DDR3 ngày nay.
Để có được tốc độ tổng thể là 1 Terabyte/s trên một SoC, Rambus nhắm đến cấu trúc 16 DRAM hoạt động ở 16 Gbit/s và mỗi DRAM có 4 byte.
"Chúng tôi đang rất phấn chấn về dự án Terabyte này và các công nghệ mà chúng tôi phát triển" Steven Woo, một trong những kĩ sư trưởng của Rambus phát biểu. "Những cống hiến của các nhà nghiên cứu và kĩ sư trong nhóm chúng tôi đang đẩy công nghệ bộ nhớ lên một tầm cao mới."
Một công nghệ mới khác mà Rambus muốn đưa vào bộ nhớ Terabyte của họ là công nghệ FlexLink C/A (Command/Address), công nghệ mà theo họ là liên kết C/A đầu tiên với cấu hình điểm-tới-điểm (point-to-point) và hoạt động ở tốc độ tối đa. FlexLink C/A đồng thời làm đơn giản hóa giao diện giữa bộ điều khiển bộ nhớ và các DRAM. Ví dụ như, giao diện thông thường có thể yêu cầu 12 dây dẫn để đạt tốc độ tối đa, FlexLink C/A có thể hoạt động điểm-tới-điểm với chỉ 2 dây dẫn.
Do bộ nhớ Terabyte sẽ không được tung ra thị trường trước năm 2011, Rambus đã cho ra đời bản thử nghiệm của công nghệ này. Trong mô hình thử nghiệm đầu tiên, các DRAM được kết nối tới bộ điều khiển bộ nhớ của Rambus với 32X tốc độ dữ liệu với khả năng truyền 64 Gbit/s. Phiên bản thử nghiệm này được triển lãm tại Rambus Developer Forum ở Tokyo, Nhật Bản cuối tháng vừa rồi.
Quang Trung (theo DailyTech)
Bình luận