AMD lại một lần nữa đẩy lùi ngày ra mắt của hai vi xử lí Phenom, nhằm tập trung phát triển chip bốn lõi tiết kiệm năng lượng mới của họ.
Vào tháng 11 năm ngoái, AMD đã công bố rằng hai chip Phenom 9700 và 9900 sẽ được tung ra thị trường vào quý một năm nay. Tuy nhiên, hôm thứ sáu, John Taylor, một phát ngôn viên của AMD đã nói với Computerworld rằng họ sẽ đẩy lùi ngày này sang quý thứ hai.
Cùng lúc đó, Taylor nói rằng, công ty này đang thúc đẩy tiến độ của vi xử lí 9100E. Chip 9100E, được dự đoán là sẽ ít tiêu tốn điện năng hơn các chip Phenom ba lần, sẽ được tung ra thị trường vào quý một năm nay, thay vì theo kế hoạch trước đây là quý hai hoặc quý ba.
Không lâu trước đây, AMD đã phát hiện ra một lỗi trong hệ thống Transition Lookaside Buffer của chip Barcelona, và phải trì hoãn sự ra mắt của sản phẩm chip nhiều tiềm năng này. Lỗi này giờ đây lại được phát hiện trong các chip Phenom, vốn có cùng cấu trúc.
Sự trì hoãn của Barcelona đã làm ảnh hưởng lớn đến uy tín của AMD trên thị trường, và làm cho giá cổ phiếu của công ty này sụt giảm thê thảm trong năm qua. Và lần này với các chip Phenom, đã có nhiều điều tiếng không tốt về AMD. Taylor lúc này phải đính chính rằng đây là một sự chuyển hướng ưu tiên, chứ không phải là do trục trặc trong khâu sản xuất. Taylor đồng thời cho biết rằng tiến độ của các chip ba lõi đang diễn ra đúng kế hoạch.
Điều này có nghĩa là AMD sẽ cho ra mắt vi xử lí tiết kiệm năng lượng 9100E trong quý một, cùng lúc với chip ba lõi và chip Barcelona đã được trông đợi từ lâu.
Hồi đầu tuần, tại triển lãm điện tử tiêu dùng quốc tế CES, AMD đã công bố vi xử lí mới của họ dành cho máy tính xách tay có tên Puma, sẽ được tung ra thị trường vào quý hai năm nay. Với hi vọng rằng tin này sẽ thu hút được những cái nhìn thân thiện sau nhiều tháng tăm tối, trong khi đối thủ Intel đang ngày một tiến xa hơn. AMD nói rằng, vi xử lí dành cho laptop mới sẽ tối ưu hóa thời gian sử dụng pin và tăng khả năng đồ họa.
Quang Trung (theo infoWorld)
Bình luận
Lỗi TLB ở K10
lỗi trong hệ thống Transition Lookaside Buffer Thực chất là do tổng lượng cache của các cache của L2 bằng trữ lượng cache L3 do vậy mới xảy ra hiện tượng lỗi này. Do
Cache L3 là cache chia sẻ dữ liệu chung giữa câc cache L2, trong quá trình hoạt động các cache L2 sao một phần dữ liệu của L3, sau khi thực hiện các tính toán toán học bộ vi xử lý thu lại kết quả ghi lại ở cache L2 ,do vậy cache L3 sao lại những gì có trong cache L2 để có thể chia sẻ cho các cache L2 khác nếu cần. Khi máy chạy tối đa và không xảy hiện tượng chia sẻ dữ liệu giữa các cache L2 với nhau thị cache L3 sao dữ liệu các cache L2 khác nhau và tổng của nó là 2MB . Bỗng đột nhiên một trong số 4 core cần dữ liệu nhưng trong cache không có dữ liệu thì sẽ phải truy cập bộ nhớ. Song lại không xóa một phần dữ liệu ở cache L3 để có chỗ trống để bộ nhớ vẫn chuyển dữ liệu lên do vậy cache L3 đầy không thể nhận thêm dữ liệu nên nhân đó sẽ treo do không nhận được dữ liệu. Hoặc 4 nhân bị treo. Việc đơn giản là AMD bỏ thêm cache vào L3 cache thì hiện tượng lỗi trong hệ thống Transition Lookaside Buffer sẽ không xuất hiện. Cũng chính vì điều đó các bộ vi xử lý 2 nhân, 3 nhân, có L3 cache > L2 cache không có lỗi này. ;D